

Catalyst 9400 SVLセットアップでのCPLDのアップグレード

内容

[はじめに](#)

[前提条件](#)

[要件](#)

[使用するコンポーネント](#)

[トポロジ](#)

[問題](#)

[アップグレード手順](#)

はじめに

このドキュメントでは、Catalyst 9400 StackWise仮想リンク(SVL)セットアップでComplex Programmable Logic Device(CPLD)バージョンをアップグレードする手順について説明します。

前提条件

要件

Catalyst 9400でのStackwise仮想のセットアップと設定に関する基本的な知識があることが推奨されます。

使用するコンポーネント

このドキュメントの情報は、PID:C9404Rソフトウェアとハードウェアのバージョンに基づいています。

Modules:


C9400-SUP-1XL

C9400-LC-24XS

ソフトウェアバージョン : 17.09.4a

このドキュメントの情報は、特定のラボ環境にあるデバイスに基づいて作成されました。このドキュメントで使用するすべてのデバイスは、クリアな(デフォルト)設定で作業を開始しています。本稼働中のネットワークでは、各コマンドによって起こる可能性がある影響を十分確認してください。

トポロジ



問題

Catalyst 9400では、まれにCisco IOS®バージョンをアップグレードする際に、デバイスのCPLDバージョンがアップグレードされないことがあります。CPLDと特定のバージョンのRommonバージョンは、

https://www.cisco.com/c/en/us/td/docs/switches/lan/catalyst9400/software/release/17-13/release_notes/ol-17-13-9400/rommon_versions.htmlリンクで確認できます。

次のスニペットを参照してください。

```
<#root>
```

```
9400-1#show platform  
Chassis type: C9404R
```

```
Switch 1
```

Slot	Type	State	Insert time (ago)
1	C9400-LC-24XS	ok	00:05:00
1/0	C9400-LC-24XS	ok	00:00:56
2	C9400-SUP-1XL	ok	00:05:00
2/0	C9400-SUP-1XL	ok	00:00:53
R0			

```
ok, active
```

P1	C9400-PWR-3200AC	ok	00:04:38
P9	C9404-FAN	ok	00:04:37

Current Software state = ACTIVE

Uptime in current state = 4 minutes

Image Version = Cisco IOS Software [Cupertino], Catalyst L3 Switch Software (CAT9K_IOSXE), Version 17.9

Technical Support: <http://www.cisco.com/techsupport>

Copyright (c) 1986-2023 by Cisco Systems, Inc.

Compiled Fri 20-Oct-23 10:44 by mcpre

BOOT = bootflash:packages.conf;

Peer Processor Information :

Standby Location = Switch 2 >>>>>>>>>Switch 2 is standby

Current Software state = STANDBY HOT

Uptime in current state = 0 minutes

Image Version = Cisco IOS Software [Cupertino], Catalyst L3 Switch Software (CAT9K_IOSXE), Version 17.9

Technical Support: <http://www.cisco.com/techsupport>

Copyright (c) 1986-2023 by Cisco Systems, Inc.

Compiled Fri 20-Oct-23 10:44 by mcpre

BOOT = bootflash:packages.conf;

ステップ 2 : CPLDバージョンをアップグレードするには、次のコマンドを使用します。

<#root>

```
upgrade hw-programmable cpld filename bootflash: switch {1-2} RP active
```

<#root>

9400-1#

```
upgrade hw-programmable cpld filename bootflash: switch 2 R0
```

Firmware upgrade requires the SVL member to reload. Do you want to proceed?(y/n)y

Use cli 'redundancy reload peer' to upgrade the firmware on peer

9400-1#

```
redundancy reload peer
```

Stack is in Half ring setup; Reloading a switch might cause stack split

Reload peer [confirm]

Preparing to reload peer

ステップ 3 : 次の出力から、CPLDがアップグレードされていることがわかります。

<#root>

Chassis 2 reloading, reason - Admin reload CLI
May 4 01:34:23.829: %PMAN-5-EXITACTION: R0/0: pvp:

Initializing Hardware.....

System Bootstrap, Version 17.10.1r, RELEASE SOFTWARE (P)
Compiled Tue Aug 2 13:02:51 2022 by rel

Current ROMMON image : Primary
Last reset cause : SoftwareResetTrig
C9400-SUP-1XL platform with 16777216 Kbytes of main memory

Starting System FPGA Upgrade

Programming SPI Primary image is completed.

Authenticating SPI Primary image

IO FPGA image is authenticated successfully.

Programming Header

FPGA HDR file size: 12

Image page count: 1

Verifying programmed header

Verifying programmed header

Programmed header is verified successfully.

!!

Power Cycle is needed to complete System firmware upgrade.
It takes ~7 mins to upgrade firmwre after power cycle starts.

DO NOT DISRUPT AFTER POWER C
Initializing Hardware.....

Initializing Hardware.....

System Bootstrap, Version 17.10.1r, RELEASE SOFTWARE (P)
Compiled Tue Aug 2 13:02:51 2022 by rel

ステップ 4 : スタンバイ側でCPLDがアップグレードされているかどうかを確認します。

<#root>

F241.24.02-9400-1#show platform
Chassis type: C9404R

Switch 1

Slot	Type	State	Insert time (ago)
------	------	-------	-------------------

3. Reload the the standby

9400-1#

redundancy reload peer

翻訳について

シスコは世界中のユーザにそれぞれの言語でサポート コンテンツを提供するために、機械と人による翻訳を組み合わせて、本ドキュメントを翻訳しています。ただし、最高度の機械翻訳であっても、専門家による翻訳のような正確性は確保されません。シスコは、これら翻訳の正確性について法的責任を負いません。原典である英語版（リンクからアクセス可能）もあわせて参照することを推奨します。